PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-062979

(43)Date of publication of application: 02.03.1990

(51)Int.CI.

GO1R 31/28 GO1R 31/302 HO1L 21/66

(21)Application number: 63-214454

(71)Applicant: NIPPON TELEGR & TELEPH CORP <NTT>

(22)Date of filing:


29.08.1988

(72)Inventor: KUJI NORIO

(54) INTEGRATED CIRCUIT TESTING DEVICE

(57)Abstract:

PURPOSE: To generate a fault image at all time even without a quality sample by providing 1st and 2nd memory circuits, a brightness histogram generating circuit, and a histogram equalizing circuit. CONSTITUTION: An observation image of the test device DUT of the 1st memory circuit 6 is inputted to the brightness histogram generating circuit 23 to generate a histogram even as to insulation brightness. Then image data generated from the histogram and a design logic map is inputted to the histogram equalizing circuit 24. Then histograms of both images are compared and matched to find a conversion coefficient for converting the histogram curve of a design raster image so that histogram curves conform with each other. This conversion coefficient is used to adjust the relative brightness of a design raster image for referencing which is obtained from the design logic map and the result is inputted as a design raster image of an absolute value to the 2nd memory circuit 7. Then a difference circuit 8 calculates the difference between the DUT image of the circuit 6 and the raster image obtained from the design logic map of the circuit 7.



⑩日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報 (A) 平2-62979

⑤Int. Cl. 5

識別記号

庁内整理番号

④公開 平成2年(1990)3月2日

G 01 R 31/28 31/302 H 01 L 21/66

C 7376-5F 6912-2G 6912-2G

G 01 R 31/28

D

審査請求 未請求 請求項の数 1

(全8頁)

夕発明の名称 集積回路試験装置

②特 願 昭63-214454

②出 顧 昭63(1988)8月29日

@発明者 久慈 意夫

東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内

⑪出 顋 人 日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

⑫代 理 人 弁理士 玉蟲 久五郎 外2名

明 概 書

1. 発明の名称

集積回路試験装置

2. 特許請求の範囲

動作状態に置かれた集積回路の試料デバイスの 一定領域を電子ピームにより2次元の走査をする 手段と、

前記電子ピームの走査により前記試料の表面より発生する2次電子をテストパタンに従いサンプル点で電気信号に変換して試料デバイスの画像データを蓄積する手段と、

前記試料デバイスの蓄積した画像データと前記集積回路の予め用意された画像の参照データとの間の差分像より故障点を求める手段とを具えた電子ビーム試験装置において、

設計データベースから設計論理マツブを取り出 す手段、

設計論理マップの任意領域を任意サイズの画業

に分割し、各画業が含む設計論理マップ中の図形面積を算出する手段、

前記算出する手段により一部又は全画業についてそれぞれの含む図形面積を求めたとき、その図形面積値についてのヒストグラムと、試料デバイスからの観測画像の絶対輝度についてのヒストグラムを比較駅合する手段、とを有することを特後とする集積回路試験装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、集積回路の故障診断を高速かつ詳細に行う電子ピーム試験装置に関する。

〔従来の技術〕

電子ピームテスタによる試験の試験方法の一つにグイナミツクフオールトイメージング (以下 DF1と云う)と呼ばれる方法がある(T.C.May et al..*Dynamic Fault Imaging of VLS1 Random Logic Devices*,1984 IEEE/JRPS, pp.95-108)。

第2図はこの方法による従来の装置のプロツク 図である。図において、1は電子ピームテスト装 置、2はDUT、3は参照デバイス、4はXYス テージ、5は画像変換回路、6は第1メモリ回路、 7 は第2メモリ回路、8 は差分回路、9 は第3メ モリ回路、10は表示装置、11はテストパタン 発生回路である。電子ピーム試験装置1の試料室 には試験デバイス(DUT:Device Under fest) 2 と良品の参照デバイス 3 が置かれ、同一のテス トパタンが同時に加えられるよう構成されている。 両デバイスはXYステージ4の上に置かれテスト パタン発生回路11の指示を受けながらXYステ ージの移動にあわせ、電子ピームの走査領域の下 に交互に移動できるように構成されている。電子 ビームは、その直下に置かれた動作状態のデバイ ス上の一定領域を 2 次元的に走査し、その際表面 より発生する2次電子を画像変換回路5で電気信 号に変換し、DUT2の画像データは第1メモリ 回路6に、参照デバイス3の画像データは第2メ モリ回路7に夫々書えられる。一つの画像はテス

トパタンの一つのサイクルの一定タイミングにお

一般に、集積回路のあるステツブのとき、ある 部分が故障していると、その故障の影響は信号の 伝搬する方向に伝わり、ステツブの経過とともに、 時間と共に多数の回路ノードに波及していく。こ れを故障像として見たとき、第3図の表示走査に 示すようになり、故障パタンは時間とともに拡大 していくように見ることができる。故障パタンは、

このような広がりをみせるとき、その起点が故障の発生点となる。このようにDFI法では、設計上の知識がなくても故障箇所を直感的に認識なきるという特徴があり、極めて簡便かつ高速に故障筋所の特定ができる。従つて、本手法によれば集積回路の設計者以外の技術者でも自由に故障診断を行うことができ、開発部門から生産ラインに至るまでの応用が期待されている。

(発明が解決しようとする課題)

しかしながら、従来のこの種装置では故障像を 得るために必要な参照像は、実際の集積回路の良 品デバイスを使うことでしか得られなかつた。そ のため、次のような点が問題であり、実用化の大 きな障害となつていた。

1) 良品デバイスには経時的を特性変化が必然的 に伴い、時には動作不良を行すこともある。そ のため、良品デバイスをもとにして得られた参 照像の信頼性は低く、デバイスが良品で正しく 動作することを保証したり確認したりするため の管理が常に必要となる。

- 7) 開発段階など良品デバイスが得られない段階でのテストにはこの方法は使えない。
 3) 近年の集積回路は、少量多品種化しているた
- の、保証されると、 は、 は、 は、 は、 は、 は、 は、 は、 は、 ないののののでは、 は、 ないのののでは、 ないのののでは、 ないのののでは、 ないのののでは、 ないののでは、 ないのでは、 はいのでは、 はい

(特開昭 6 1 ~ 1 9 8 0 6 9 号公報「集積回路の試験装置とその使用法」)

方法が提案されている。

ところが、この設計論理マツブは、観測画像信 号とは全く異質のものであつた。第3図は設計論 理マツブと観測画像の相違を説明する図で、 3 1 は信号レベルロウの配線パタン、32は信号レベ ルハイの配線パタンである。 (a) は設計論理マ ツプの例を示している。信号レベルロウの配線パ タン31は無色で、信号レベルハイの配線パタン 32は斜線で表示され配線パタンは多角形、短形、 幅付級等の形態で表現された図形(以下ベクトル 図形と呼ぶ)の形態で画像が表現される。(b) はデバイス要面を電子ピームで走査をしたときの 2次電子信号のアナログ信号値を示す。この画像 信号がメモリ回路に取り込まれるときは、(c) に示すように、電子ピームが所定の位置にきたと きの信号値をサンプルし、デジタル値に変換し、 (d)に示すようなラスタ画像データの形態で蓄 積される。

従来、ベクトル図形による画像データをラスタ 画像データに変換することは可能ではあつたが、 DF1法における差分画像の生成に適用するには

像度の低い状態で画像をとりこむことになるため、 配線パタンをベクトル図形化することは極めて困 誰であつた。

従来の電子ビーム試験装置においては、良品サンプルと比較して、初めてDFI法に必要な故障 像が生成できたのに対し、本発明の装置は、この 点を解決し、良品サンプルが無くても、常に故障 像の生成が可能となる手段を提供することにある。

[課題を解決するための手段]

 次のような問題があつた。

- 1) 画像の輝度レベルは、所定位置の画素点における配線の有無のみから求められるため、高々3 値までである。一方、有限径の電子ピームの走査 によりえられる観測像はその輝度が本質的には多 値であり、むしろ連続量に近い。
- 2) 画像の絶対的な輝度値と観測像の輝度値とを 比較するため、同一尺度にもとづいた表現にする いわゆる等化する手段がなかつた。

従つて、等化をしてない両画像の差分像では、 ノイズ成分のほうが大きくなり、真の不一致パタ ン (故障パタン) の識別ができないなどの問題が あり、故障像を生成することが困難であつた。

上記公報文献では両者を比較する手段として、 観測画像の配線パタンをベクトル図形に変換し、 これを設計論理マップと比較する手段を提案して いるが、DFI法にかかる方法を適用するには、 故障パタンの挙動を一望のもとに観測する必要か ら観測領域を広くとる必要がある。ところが、観 測領域を広くとることは、走査線数の制約から解

取り出す手段と、設計論理マツプの任意領域を任意サイズの画素に分割し、各種素が含む設計論理マツプ中の図形面積を算出する手段、前記算出する手段により一部又は全画素についてそれぞれの含む図形面積を求めたとき、その図形面積値についてのヒストグラムを比較関合する手段とを有するようにした。

(実施例)

第1図は、本発明装置の実施例を説明するプロック図である。図において、12は設計データベース、13は回路情報、14は配線図形情報、15はクロスレフアランス、16はシミレーショウ情報、17は設計論理マップ生成回路、18は第4メモリ回路、19は画像で補正回路、20は第5メモリ回路、21はラスタ画像変換回路、22は対象とでは第6メモリ回路、23は輝度ヒストグラム生成回路、24はヒストグラム等化回路、他の記号は前出のものを使用する。電子ビーム試験装置1の

試料室にはDUT2が置かれ、テストパタン発生 回路11により所定のテストパタンが供給されて いる。動作状態のDUT2上の所定領域を電子ピ ームで走査するとき発生する二次電子を画像変換 回路5で電気信号に変換し、画像データを第1メ モリ回路6に蓄える。一方、設計データベース1 1の中から回路情報12と配線図形情報13およ びクロスレフアランス15が、そしてシミレーシ ョン情報16から各回路ネツト期待論理値が取り 出され、設計論理生成回路17で、設計論理マツ プとして第4メモリ回路18に蓄える。この設計 論理マツブは、画像歪補正回路19に入力され、 DUT2からの像に各部分が正確に対応するよう 補正される。この補正に際しては、予め算定され た第5メモリ回路20に蓄えられているDUT酉 像の歪パラメータが用いられる。こうして得られ た像は、ラスタ画像変換回路21に入力され、任 意の画素に分割し、分割された集合体であるラス 夕西素に変換され西像データ化される。ラスタ西 像への変換は第6メモリ回路 2 2 に蓄えられてい る電子ピームスポットの形状を反映した図形と、 設計論理マップの配線図形との重なり面積を、各 画器の位置で算定することで行われる。なおお、画 素の歪補正は、ラスタ画像変換の前に行つても、 後に行つてもなんら差し支えない。この段階では、 ラスタ画像データに変換された像の各画素におけ る値は単なる重なり面積であつて、DUT2から の観測画像の輝度の値とは一致していない。

路 6 の D U T 像と第 2 メモリ回路 7 の設計論理マップから得られた設計 ラスタ像との間で差分回路 8 で差分がとられる。該差分像(D F I 像) はテストサイクル順に並べられ、D F I 像として第 3 メモリ回路 9 に入力され、表示回路 1 0 を通して表示される。

第4図は、設計論理マップのラスタ画像変換の 具体的な実施例を説明する図形で、(a)は微細 電子ピームで走査する場合、(b)は太い電子ピームで走査する場合である。図において、41は 電子ピームスポット、42は論理1の配線領域、 43は論理0の配線領域、44は42、43の領域を除いた地の領域、45は格子点で、電子ピームの照射する スポットの形状を近似したものである。

(a) は設計論理マツブの上を細く絞つた電子ビームで比較的小さい領域 4 1 を走査した場合で各画素に対応する電子ビームスポツト 4 1 の輝度は高々一本の配線とビームスポツト形状図形の重なり面積で決まる。配線領域 4 2 の斜線は配線の

論理1で輝度は明るく、配線領域43の点模様は配線の論理0で輝度は暗く、領域44は前記配線領域以外の地の輝度で、前の42、43の二つの領域の中間の明るさである。電子ピームが論理のプーム配線バタンのどの部分を照射するかに理り、各画素の明るさは変化し、電子ピーム試験装が広い程輝度は高く、配線領域43にかかる照射面積が広い程輝度は小さい。すなわち、第4図(a)では各画素の明るさは、

E > F > G > A > D > C > B の順番になる。このような関係を考慮し、図形間の重なり面積を算定し、その値をもつて各両素における輝度の相対値をきめることができる。

一方、(b)は設計論理マップの上を太い電子ビームで走査した場合である。この場合は画素間の距離が大きくなり、限られた画素数で広い而積を得ることになり、実際のDFIを観測する場合に最も近い走査の仕方となる。この場合、電子ビームスポット41による画素は複数の配線にまた

がる可能性が高く、各画素の輝度はそれらを総合した積分的な値となる。配線パタンが電子ビームスポット41にどのくらいの長さで重なつででかる。具体的には、各配線を微小長の配線要素に分割し、それと最も近接する画素の中心の格子点45に集積して加算し、その総和を以て各画素の輝度の相対値とする。図において画素41内の配線の微小点からの格子点45に向かう斜めの矢印はこの模様を示している。

第5 図は、ヒストグラムの等化方法の実施例を 説明する図であり、第4 図で決めた相対的な輝度 は絶対的な輝度値に変換される。(a)は、微細 ピームで小さい領域を走査した場合の輝度ヒスト グラムを示し、画像の解像度が十分高い場合には そのヒストグラムの各ピークの輝度がそれぞれ論 理1の配線、配線以外の部分、論理 0 の配線の輝度に夫々対応する。(b)は、設計論理マップよ り得た設計ラスタ像のヒストグラムを示したもの で、第4 図における A・B・Eの位置における画

(d) は観測画像が経時変化を起こした場合のヒストグラムを示す。ピークAの輝度とその半値幅を(c)(d)で各々求め、その間のヒストグラム間の変換式を求めることで、両者のヒストグラムの等化が図れる。すなわち、輝度の変換式は、

X = p x + q

X: (d) における輝度 x: (c) における輝度

(c)では、半値幅が 2 0 、ピーク値が 1 3 0 、 (d)では半値幅が 3 0 でピーク値が 1 5 0 なの で、

 $1 \ 3 \ 5 = p \cdot 1 \ 2 \ 0 + q$

 $1 6 5 = P \cdot 1 4 0 + q$

となりこれを解くことで、パラメータp, qが得られる。この変換式を用いることで、常に観測画像と設計論理マップから得た参照像の輝度値を常に一致させることが可能となる。

素の輝度を各ピークの輝度(この図では40.130.200の各値)に対応させ、C・D・E・下等の中間的な値は重なり面積をもに比例計算することでヒストグラムの等化が実現され、輝度の絶対値を求めることができる。(c)は大型ピームで走査したときのヒストグラムを示す。この場合は、輝度が複数の配線パタンの積分となるため、ピークは明確には現われず、論理0・論理1の配線の輝度との対応は不明瞭になる。そこで電子ピームを細く较つた(a)の場合の各ピークの輝度(各々40.130.200)を用い、輝度の絶対値は、

 $I = 40 \cdot S_{+1} + 200 \cdot \Sigma S_{+1} + 130 \cdot S_{2}$

・電子ピーム面積 = Σ S , j + Σ S , j + S z

・S」:論理1の配線要素の面積

・S。』:論理0の配線要素の面積

· S 』: 配線以外の領域の面積

の式で求められ、ヒストグラム等の等化が図れる。

以上の結果から明らかなように、本発明によれば、多値の輝度レベルを持ちかつその輝度が観測像のそれと一致する参照画像を設計論理マツプから常に生成することができる。従来の技術に比べて、良品デバイスを用いることなく、DF! 法に基づくテストが可能になつたという点で改善があった。

(発明の効果)

以上説明したように、本発明にかかる装置は、 参照像を設計データから生成するため、次の利点 がある。

- 1) 必要な設計データがある場合、常に参照像の 生成が可能なため、良品の有無にかかわらずあ らゆる段階のテストに応用でき、適用範囲が大 幅に拡大される。
- 2) 設計データはそれ自身が常に良品であり、良品の検証の必要がない。
- 3)設計データは変質することもないため、良品サンプル管理の必要がなく、かつ参照像の信頼

特閒平2-62979(6)

性は極めて高い。


4.図面の簡単な説明

第1図は本発明装置のプロック図、第2図は従来の装置のプロック図、第3図は設計論理マップと観測画像の相違を説明する図、第4図は設計論理マップのラスク画像変換の実施例を説明する図、第5図はヒストグラム等化方法の実施例を説明する図である。

1 は電子ピームテスト装置、 2 は D U T 、 3 は 数 照 デバイス、 4 は X Y ステージ、 5 は 画 像 変換 四路、 6 は第 1 メモリ回路、 7 は第 2 メモリ回路、 1 0 は 第 3 メモリ回路、 1 0 は 第 3 メモリ回路、 1 2 は 設計 データベース、 1 3 は 回路情報、 1 4 は 配線図形情報、 1 5 は クロスレフアランス、 1 6 は 記線 形情報、 1 5 は クロスレフアランス、 1 6 は 心部 に 1 8 は 第 4 メモリ 回路、 1 9 は 画像 で 補正 回路 に 1 8 は 第 4 メモリ 回路、 2 1 は ラスク 画像 変換 回路、 2 2 は 第 6 メモリ 回路、 2 3 は 輝度 ヒストグ


ラム生成回路、24はヒストグラム等化回路、31は信号レベルロウの配線パクン、32は信号レベルハイの配線パタン、41は電子ビームスポット、42は論理1の配線領域、43は論理0の配線領域、44は地の領域、45は格子点。


特許出願人 日本電信電話株式会社 代理人 弁理士 玉 蟲 久五郎 (外2名)



特別平2-62979 (ア)

第 3 図





従来の装置のプロック図

設計論理マップのラスタ画像変換の実施例を説明する図

第 4 図

